Laporan Akhir 1 Modul 1 Praktikum Sisdig
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
J-K Flip-Flop adalah salah satu jenis flip-flop yang lebih fleksibel dibandingkan jenis flip-flop lainnya. Ini adalah penyempurnaan dari SR Flip-Flop, yang mengatasi masalah kondisi tidak stabil atau terlarang pada SR Flip-Flop ketika input Set (S) dan Reset (R) sama-sama aktif.
-Ketika J = 0 dan K = 0, flip-flop berada dalam keadaan hold, yang berarti output Q tetap dalam kondisi terakhirnya sebelum clock. Tidak ada perubahan yang terjadi meskipun clock berubah. Kondisi ini digunakan ketika kita ingin menyimpan atau menjaga status output yang sudah ada.
-Ketika J = 0 dan K = 1, flip-flop melakukan operasi reset, yang artinya output Q diatur menjadi "0". Kondisi ini membuat flip-flop mengosongkan atau mengatur ulang output-nya tanpa mempengaruhi kondisi sebelumnya.
-Ketika J = 1 dan K = 0, flip-flop melakukan operasi set, yang artinya output Q diatur menjadi "1". Dengan kata lain, input J mengaktifkan output menjadi "1", dan ini akan terus berlaku sampai ada perubahan pada input.
-Ketika J = 1 dan K = 1, flip-flop akan melakukan operasi toggle. Pada kondisi ini, output akan berubah (toggle) dari kondisi sebelumnya: jika Q sebelumnya adalah "1", maka akan berubah menjadi "0", dan sebaliknya. Operasi toggle ini unik untuk J-K Flip-Flop, yang memungkinkan kita untuk mengubah output setiap kali clock diterapkan, dan input J dan K keduanya aktif.
Komentar
Posting Komentar