Postingan

Laporan Akhir 2 Modul 3 Praktikum Sisdig

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Download File   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali]  Panel DL 2203C    Panel DL 2203D    Panel DL 2203S        4. Jumper 3. Rangkaian Simulasi [Kembali] 4. Prinsip Kerja Rangkaian [Kembali] Pada Percobaan 2 Kondisi 1 ini, kita diminta membuat rangkaian percobaan 2 dan mengganti indikator output dengan LED, serta sumber tegangan menjadi 5 V Pada rangkaian ini terdapat 2 buah IC yaitu 74LS90 dan 7493, dan terdapat 6 buah swtich, 1 buah input clock yang terhubung secara paralel untuk masing masing IC pada inputan CKA dan CKB, dan sumber tegangannya diubah menjadi 3.3 V. Ketika rangkaian ini di running, dapat dilihat perubahan output dari LED yang aktif, perubahan ini dipengaruhi nilai input clock pada CKA dan CKB pada masin masing IC. Untuk input CKA hanya mempengaruhi output  Q0 sedangkan CKB mempengar
Posting Komentar
Baca selengkapnya

Laporan Akhir 1 Modul 3 Praktikum Sisdig

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Download File   1. Jurnal [Kembali] Jurnal Percobaan 1 2. Alat dan Bahan [Kembali]  Panel DL 2203C    Panel DL 2203D    Panel DL 2203S        4. Jumper 3. Rangkaian Simulasi [Kembali] 4. Prinsip Kerja Rangkaian [Kembali] Counter asynchronous, atau ripple counter, terdiri dari empat flip-flop (misalnya, T atau JK flip-flop) yang mewakili empat bit, sehingga mampu menghitung dari `0000` hingga `1111` (0 hingga 15 dalam desimal). Pada counter ini, setiap flip-flop dipicu oleh keluaran dari flip-flop sebelumnya, bukan oleh clock yang sama. Dengan demikian, setiap bit akan berubah secara berurutan sesuai dengan sinyal dari flip-flop sebelumnya pada setiap perubahan clock dari tinggi ke rendah (kondisi falling). Pada kondisi falling pertama, flip-flop pertama akan berubah kondisi, diikuti flip-flop kedua pada kondisi
Posting Komentar
Baca selengkapnya

Tugas pendahuluan Modul 3 Percobaan 3 Kondisi 1

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video simulasi 4. Prinsip Kerja Rangkaian 5. Download File   1. Kondisi [Kembali] Percobaan 3 Kondisi 1 Buatlah rangkaian seperti gambar percobaan 3.a, ubah IC 74193N dengan 74LS 161N dan IC 74192N dengan 74LS160N . 2. Gambar Rangkaian Simulasi [Kembali] Gambar 1. Sebelum Simulasi Gambar 2. Ketika simulasi   3. Video simulasi [Kembali] 4. Prinsip Kerja Rangkaian [Kembali] rangkaian diatas merupakan rangkaian synchronous counter. rangkaian synchronous counter merupakan rangkaian yang mana output yg dihasilkan dikeluarkan secara serempak/ bersamaan. clock pada rangkaian ini kita pasang secara paralel.     rangkaian ini teridiri dari 2 buah IC yaitu IC 74LS161 dan 74LS160, secara umum kedua IC ini sama namun perbedaannya terletak pada maksimal ouput yang dihasilkan. pada IC 74LS161 maksimal dari output yang dihasilkan yaitu 16 binary atau dalam Hexadecimal dari 0 hingga F. sedangkan p
Posting Komentar
Baca selengkapnya

Tugas Pendahuluan Modul 3 Percobaan 2 Kondisi 1

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video simulasi 4. Prinsip Kerja Rangkaian 5. Download File   1. Kondisi [Kembali] Percobaan 2 Kondisi 1 Buatlah gambar seperti percobaan 2, ganti probe dengan LED biasa dan ubah besar sumber menjadi 3.3V 2. Gambar Rangkaian Simulasi [Kembali] Gambar 1. Sebelum simulasi Gambar 2. Ketika simulasi   3. Video simulasi [Kembali] 4. Prinsip Kerja Rangkaian [Kembali] Pada Percobaan 2 Kondisi 1 ini, kita dminta membuat rangkaian percobaan 2 dan mengganti indikator output dengan LED, serta sumber tegangan menjadi 3.3 V Pada rangkaian ini terdapat 2 buah IC yaitu 74LS90 dan 7493, dan terdapat 6 buah swtich, 1 buah input clock yang terhubung secara paralel untuk masing masing IC pada inputan CKA dan CKB, dan sumber tegangannya diubah menjadi 3.3 V. Ketika rangkaian ini di running, dapat dilihat perubahan output dari LED yang aktif, perubahan ini dipengaruhi nilai input clock pada CKA dan CKB
Posting Komentar
Baca selengkapnya

Modul 3 Praktikum Sistem Digital

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... Percobaan 2 Kondisi 1 Percobaan 3 Kondisi 1 Laporan Akhir 1 Laporan Akhir 2 Modul III Counter 1. Tujuan [Kembali] 1.  Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.              2.  Merangkai dan Menguji aplikasi dari sebuah Counter 2. Alat dan Bahan [Kembali] Panel DL 2203D   Panel DL 2203C   Panel DL 2203S   4. Jumper 3. Dasar Teori [Kembali] Counter   Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangk
Posting Komentar
Baca selengkapnya

Tugas UTS MIkro

-
   [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download   1.Tujuan [kembali]  2. Alat dan Bahan [kembali] 3. Dasar Teori [kembali]  4. Percobaan [kembali]  5. File Download [kembali]
Posting Komentar
Baca selengkapnya

Laporan Akhir 2 Modul 2 Praktikum Sisdig

-
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Download File   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali]  Panel DL 2203C    Panel DL 2203D    Panel DL 2203S        4. Jumper 3. Rangkaian Simulasi [Kembali] \ Rangkaian 1 Rangkaian 2 4. Prinsip Kerja Rangkaian [Kembali] D Flip-Flop, atau sering disebut sebagai Data atau Delay Flip-Flop, adalah salah satu jenis flip-flop yang lebih sederhana. D Flip-Flop hanya memiliki satu input utama, yaitu D (Data), dan biasanya digunakan untuk menyimpan satu bit data pada tepi naik clock. Flip-flop ini mengatasi kelemahan flip-flop lainnya yang memiliki dua input yang lebih kompleks, dengan merampingkannya menjadi satu input saja. -Ketika clock dalam keadaan tidak aktif (misalnya clock rendah atau sebelum mencapai tepi naik), output Q akan tetap mempertahankan nilai sebelumnya. Dengan kata lain, perubahan input D tida
Posting Komentar
Baca selengkapnya